Дмитрий Михайлович Беляев
Эксперт по предмету «Информатика»
Задать вопрос автору статьи
Определение 1
Построение комбинационных схем — это реализация схемы при помощи набора логических элементов на основе таблицы истинности.
Введение
Формирование выходного сигнала на основании обработки входных данных в любом компьютерном оборудовании выполняется формирователями или цифровыми автоматами двух типов:
- Выполненными на основе комбинационных схем.
- Выполненными на основе схем с памятью.
Комбинационными схемами называются схемы, у которых сигналы на выходе $Y = (у_1, у_2,…, у_m)$ в каждый дискретный временной промежуток единообразно задаются набором сигналов на входе $X = (x_1, х_2,…, х_n)$, поступивших в этот же временной момент t. Используемый в комбинационных схемах метод информационной обработки является комбинационным, так как итоги обработки имеют зависимость только лишь от комбинационного набора входных сигналов и они образуются сразу при появлении сигналов на входе. И это обстоятельство объясняет главное достоинство комбинационных схем, а именно высокое быстродействие. Информационные преобразования могут быть однозначно описаны функциями логики типа Y = f(X).
Все виды логических функций и реализующие их комбинационные схемы делятся на регулярные и нерегулярные структуры. Регулярные структуры подразумевают формирование схем так, что все их выходы реализуются аналогично предыдущим. В нерегулярных структурах такой аналогии нет. В области практической реализации проектов компьютеров специалистами приобретён громадный опытный потенциал по синтезированию разнообразных схем. Большинство регулярных структурных построений заложено в основание реализации некоторых интегральных схем малой и средней интеграционной степени или функциональных составляющих больших и сверх больших интегральных схем. Самыми распространёнными комбинационными схемами являются шифраторы и дешифраторы, модули сравнения, комбинационные сумматоры и многие другие.
Дешифраторы
Дешифраторами являются комбинационные схемы, имеющие n входов и $т = 2^n$ выходов. Одиночный сигнал, сформированный на каком либо из m выходов, является однозначным соответствием комбинированного набора входных сигналов. К примеру, рассмотрим структуру дешифратора при n = 3, согласно таблице истинности, приведённой на рисунке ниже:
«Построение комбинационных схем» 👇
Рисунок 1. Таблица истинности. Автор24 — интернет-биржа студенческих работ
Дешифраторы повсеместно применяются в компьютерном оборудовании для того, чтобы выбрать информацию по заданному адресу, расшифровать код операции и так далее. Ниже приведены логические формулы данного дешифратора:
Рисунок 2. Логические формулы дешифратора. Автор24 — интернет-биржа студенческих работ
Данный дешифратор может быть реализован на основе логических элементов (И, НЕ), где кружки на выходе логических элементов обозначают логическое отрицание функций, которые реализуют элементы. Структурная схема дешифратора приведена на рисунке ниже и там же показано, как он отображается на принципиальной схеме электронной вычислительной машины:
Рисунок 3. Схема ЭВМ. Автор24 — интернет-биржа студенческих работ
Шифраторы осуществляют решение задачи, обратной дешифрации, то есть по нумерации сигнала на входе выполняется формирование однозначного комбинационного набора сигналов на выходе.
Сумматоры
Комбинационные сумматоры тоже считаются часто применяемым в компьютерном оборудовании элементом. Структурная организация и принцип действия сумматора определяются законами бинарного сложения. Принцип работы многоразрядного сумматора базируется на правилах одноразрядного суммирования двоичных чисел. Рассмотрим пример сумматора, который выполняет суммирование двух одноразрядных чисел аi и bi при отсутствии переноса из предыдущих разрядов. То есть, это может быть, к примеру, суммирование младшего разряда в бинарном коде. Таблица истинности для такой операции суммирования, приведена ниже:
Рисунок 4. Таблица истинности. Автор24 — интернет-биржа студенческих работ
Логические формулы сумматора:
Рисунок 5. Логические формулы сумматора. Автор24 — интернет-биржа студенческих работ
Здесь $S_i$ является функцией суммы одного разряда, а $Р_i$ является функцией наличия переноса. Она принимает значение, равное единице, то есть присутствует перенос в следующий разряд, когда $a_i = 1$ и $b_i = 1$.
Схема такого полусумматора (а) и его обозначение в схеме компьютера (б) представлены на следующем рисунке:
Рисунок 6. Схема полусумматора. Автор24 — интернет-биржа студенческих работ
Формулы, заложенные в основание одноразрядных сумматоров, применяются и при реализации сумматоров, рассчитанных на большое количество разрядов. Отличие таблиц истинности одноразрядного сумматора (полусумматора) от таблицы истинности сумматоров, которые учитывают переносы, заключается в наличии дополнительного входа р, являющегося обозначением переноса из предыдущего разряда.
Схемы с памятью
Схемы с памятью считаются более сложными информационными преобразователями. Присутствие элемента памяти в схемной организации даёт возможность запоминания промежуточных состояний работы с сигналами и учёта их величин при последующих действиях. Формирование выходных сигналов $Y = (y_1,y_2,…,y_m)$ в таких схемных организациях осуществляется, помимо учёта набора входных сигналов $X = (х_1,х_2,…,х_п)$, ещё и с учётом набора состояний схем памяти $Q = (q_1,q_2,…,q_k)$. Для правильного учёта этого обстоятельства, вводится отличие текущего дискретного момента времени t и следующего временного момента (t+1). Обобщённая структурная организация схемы, имеющей внутреннюю память, представлена на рисунке ниже.
Рисунок 7. Обобщённая структурная организация схемы, имеющей внутреннюю память. Автор24 — интернет-биржа студенческих работ
Осуществление передачи величины Q между временными моментами t и (t+1) выполняется, как правило, с использованием памяти, имеющей две ступени, и специальных синхроимпульсов. Простейшим элементом памяти в компьютерном оборудовании являются триггерные схемы. В своё время эти компоненты заменили в электронных вычислительных машинах запоминающие элементы памяти, работающие на основе остаточной намагниченности ферритовых сердечников.
Рассмотрим пример построения элемента памяти на триггерной основе, который имеет два входа:
- R (Reset, что означает сброс), предназначенный для сброса триггера в исходное состояние.
- S (Set, что означает установка), предназначенный для перевода триггера в состояние запоминания единицы.
Если на триггер не поступают входные сигналы, то он обязан в том же состоянии до момента, пока не поступит сигнал на один из входов. На рисунке а) показана схема триггера, на рисунке б) обозначение на общих схемах и на рисунке в) диаграмма работы триггера.
Рисунок 8. Схемы и диаграмма. Автор24 — интернет-биржа студенческих работ
Находи статьи и создавай свой список литературы по ГОСТу
Поиск по теме
КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ СХЕМЫ
Комбинационные логические схемы — это такие логические устройства, в которых состояние выхода зависит только от текущего состояния их выходов в некотором предопределенном виде. Комбинационные схемы могут быть построены с применением одних лишь вентилей и не требуют наличия памяти в какой-либо форме (триггер).
Логические тождества
Любое обсуждение комбинационной логики будет неполным, если не рассматривать логические тождества, представленные ниже:
Логические тождества
АВС = (АВ) С = А(ВС)
АВ = ВА
АА = А
А1 = А
А0 = 0
А(В + С) = АВ + АС
А + АВ = А
А + ВС = (А + В)(А + С)
А + В + С =(А + В) + С = А + (В + С)
А + В = В + А
А + А = А
А + 1 = 1
А + 0 = А
1′ = 0
0′ = 1
А + А’= 1
АА’ = 0
(А’)’ = А
А + А’В = А + В
(А + В)’ = А’ В’
(АВ)’ = А’ + В’
Большинство соотношений очевидны. Два последних составляют теорему Моргана, наиболее важную для построения схем.Для возбуждения шины нельзя использовать вентили (или другие схемы) с активным выходом. Потому, что их нельзя отключить от общих информационных линий.
Пример: вентиль Исключающее ИЛИ. Следующий пример иллюстрирует использование логических тождеств. Построим схему Исключающее ИЛИ с помощью обычных вентилей. Таблица истинности для Исключающего ИЛИ представлена на рисунке
Изучив ее и поняв, что «1» на выходе существует только тогда, когда (А, В) = (0,1) или (1,0), мы можем написать
Соответствующая схемная реализация представлена на рисунке
Однако эта реализация не является единственной. Используя логические тождества, мы находим, что
где
(На первом шаге мы прибавили две величины, равные нулю, а на третьем применили теорему Моргана). Схемная реализация для этого случая показана на рисунке
Однако эта реализация не является единственной. Используя логические тождества, мы находим, что
Минимизация и карты Карно
Поскольку логическую функцию, даже такую простую, как Исключающее ИЛИ, можно реализовать различными способами, часто бывает нужно найти для нее самое простое решение, или, возможно, наиболее удобное схемное решение. Над этой проблемой бились многие светлые умы. В настоящее время существует несколько способов ее разрешения, включая алгебраические методы, реализуемые с помощью ЭВМ. При числе входов, не превышающем четырех, наилучшим методом является составление карты Карно. Этот метод позволяет также найти логическое выражение по таблице истинности.
Проиллюстрируем этот метод с помощью примера. Предположим, что требуется построить схему для мажоритарного подсчета голосов при баллотировке. Будем считать, что имеются три входа, работающие в положительной логике и выход (0 или 1). На любом из входов может быть 1 или 0. Выход равен 1, если 1 присутствует не менее чем на двух входах.
Шаг 1. Составим таблицу истинности
Здесь должны быть представлены все возможные сочетания и соответствующие им состояния выхода (или выходов). В том случае, когда состояние входа не оказывает влияния на выход, ставится X (любое значение).
Шаг 2. Составим карту Карно. Она представляет собой нечто очень близкое к таблице истинности, но содержит переменные, которые расположены по двум осям. Переменные должны быть расположены таким образом, чтобы при переходе от каждого квадрата к соседнему менялось бы состояние только одного входа.
Шаг 3. Отметим на карте группы, содержащие единицы. Можно также использовать и группы, содержащие нули. Три овала на рисунке определяют логические выражения АВ, АС и ВС. Далее получим требуемую функцию
Q = АВ + АС + ВС,
схемная реализация ее показана на рисунке:
Этот результат кажется очевидным, когда он уже получен. Можно было бы составить выражение для нулей и вместо этого получить
Q’ = A’B’ + A’C’ + B’C’
Это выражение может оказаться полезным для случая, когда в каких-либо точках схемы имеются дополнения А’, В’ и С’.
Комментарии к картам Карно.
- Ищите группы, содержащие 2, 4, 8 и т.д. квадратов. Они имеют простые логические выражения.
- Логика будет тем проще, чем крупнее блок вы опишете.
- Состыкуйте края карты Карно. Например, карта на рисунке ниже описывается выражением Q=В’С.
4. Блок «единиц», содержащий один или два «нуля», лучше всего описывается с помощью группировки:
Этому блоку соответствует логическое выражение Q = A (BCD)’.
5. Места, содержащие X (любое значение), представляют собой «карт-бланш». Записывайте в них «нули» или «единицы» так, чтобы можно было получить простейшую логику.
- Карта Карно может и не привести к лучшему решению. Иногда более сложное логическое выражение имеет более простую схемную реализацию. Например, в случае, когда некоторые члены выражения уже сформированы схемой в виде логических сигналов, которые можно использовать в качестве входных. Кроме того, реализации «Исключающего ИЛИ» не очевидны из карты Карно. Наконец, при выборе логической структуры схемы определенную роль играют ограничения, связанные с конструкцией ИМС. Например, когда в одном корпусе содержатся четыре 2-входовых вентиля. Когда используются такие программируемые логические устройства как ПМЛ для конструирования логических функций, их внутренняя структура сдерживает полноценную реализацию.
Комбинационные функциональные схемы, реализованные на стандартных ИМС
С помощью карт Карно можно построить логику, чтобы выполнять достаточно сложные функции. Например, двоичное сложение и сравнение величин, контроль по паритету, мультиплексирование (выбор одного из нескольких входов, который определяется двоичным адресом) и т.п. В реальности сложные функции, которые используются наиболее часто, реализуются в виде функциональных ИМС средней степени интеграции (до 100 вентилей в корпусе). Хотя в состав многих из этих ИС входят триггеры, большинство из них выполняют чисто комбинационные функции и состоят целиком из одних вентилей.
Когда вход ВЫБОР (SEL на рисунке) имеет низкий уровень, сигналы на выходах Q поступают с соответствующих входов А. При высоком уровне на входе SEL — со входов В. Когда высокий уровень действует на входе РАЗРЕШЕНИЕ (ENABLE-E на рисунке), все выходы устройства принудительно устанавливаются в состояние низкого уровня. Приведем лишь таблицу истинности, в которой X означает, что состояние данного входа не имеет значения, В-высокий уровень, Н-низкий уровень.
Хотя в некоторых случаях функцию выборки можно реализовать с помощью механического переключателя, тем не менее, по ряду причин предпочтительнее использовать вентили. Вентильная схема обладает следующими преимуществами:
а) она дешевле;
б) коммутация всех каналов производится быстро и одновременно;
в) с помощью логических сигналов, сформированных в устройстве, можно производить переключение практически мгновенно;
г) для того, чтобы избежать воздействия помехи и снижений уровней за счет влияния емкостей, логические сигналы лучше не пропускать через кабели и переключатели. Так как избираемый вентиль отпирается уровнем постоянного напряжения, логические сигналы управления могут быть взяты с той же платы, на которой он расположен. Это позволяет сократить внешние связи. Достаточно одной линии с нагрузкой, коммутируемой на землю с помощью однополюсного тумблера.
Такой способ управления логической схемой с помощью внешних уровней постоянного напряжения называют «холодной коммутацией». Он оказывается более предпочтительным, чем непосредственное управление сигналами от ключей, потенциометров и т.п. Кроме прочих преимуществ холодная коммутация позволяет вести управляющие линии, шунтированные конденсаторами. При этом подавляются взаимные наводки, в то время как сигнальные линии в общем случае шунтировать конденсаторами нельзя.
Передающие вентили. С помощью элементов КМОП можно построить «передающий вентиль». Это два параллельно включенных комплементарных ключа на полевых МОП-транзисторах. Через эти транзисторы входной (аналоговый) сигнал, лежащий в пределах от 0 до Ucc, может либо непосредственно подаваться на выход через низкое сопротивление (несколько сотен омов), либо быть оторванным (выходное сопротивление фактически равно бесконечности). Такие устройства являются двунаправленными. Для них не имеет значения, какой из выходов используется в качестве входа, а какой в качестве выхода. Передающие вентили прекрасно работают с цифровыми уровнями КМОП и широко применяются в КМОП-схемах. На рисунке показана структурная схема счетверенного двухстороннего КМОП- ключа типа 4066.
Каждый ключ имеет индивидуальный управляющий вход. Высокий уровень замыкает ключ, а низкий — размыкает. Передающие вентили являются просто ключами, и поэтому не обладают способностью к разветвлению по выходу. Они просто пропускают входной логический уровень. Они не обеспечивают дополнительную нагрузочную способность с возможностью усиления.
С помощью передающих вентилей можно построить схемы выборки на 2 и более входов для цифровых уровней КМОП и аналоговых сигналов. Связку передающих вентилей можно использовать для того, чтобы производить выбор одного из нескольких входов. Для этого вырабатываются управляющие сигналы с помощью дешифратора. Эта логическая функция настолько широко используется, что получила официальное название «мультиплексора».
Мультиплексоры. Вентиль выборки на два входа известен также под названием 2-входового мультиплексора. Промышленностью выпускаются также мультиплексоры на 4, 8 и 16 входов. Устройства на 4 входа выпускаются сдвоенными, т. е. по 2 в одном корпусе. Двоичный адрес служит для выбора входа, сигнал с которого должен поступать на выход. Например, мультиплексор, имеющий 8 информационных входов, использует для адресации к ним 3-разрядный адресный вход. Это показано на рисунке, где представлен цифровой мультиплексор типа ‘151.
Он имеет стробирующий (или разрешающий) вход Е, а также прямой и инверсный выходы. Если устройство закрыто (на входе Е действует высокий уровень), выход Q будет иметь низкий уровень, a Q‘ — высокий независимо от состояния адресных и информационных входов.
В семействе КМОП имеются два типа мультиплексоров. Первый применяется только для работы с цифровыми сигналами. Он имеет входной порог и регенерирует на выходе «чистые» уровни, которые соответствуют входному состоянию. Таким же образом работают все функциональные элементы ТТЛ. Примером является микросхема Т53-ТТЛ-мультиплексор.
К другому типу устройств относятся аналоговые и двунаправленные КМОП мультиплексоры. Они фактически представляют собой набор передающих вентилей, КМОП-мультиплексоры 4051 и 4053 работают таким образом. Логика, выполненная из передающих вентилей, не может разветвляться. Передающие вентили являются двунаправленными и могут использоваться в качестве «демультиплексоров или дешифраторов»
Расширение числа входов мультиплексора. Иногда при разработке логических устройств может оказаться, что потребуется производить набор из большего числа входов, чем имеются в мультиплексоре.
Этот вопрос относится к общей задаче расширения микросхем. Он заключается в использовании нескольких микросхем с небольшими индивидуальными возможностями. Применяется для построения дешифраторов, памяти, регистров сдвига, арифметически-логических и других устройств. Как видно из рисунка, расширение выполняется очень просто.
Здесь показано, как имея два мультиплексора на 8 входов 74LS51 построить мультиплексор на 16 входов. Конечно, в схемах имеется дополнительный адресный бит, который вы используете для выбора одного устройства или другого. На не выбранном мультиплексоре ‘151 выход Q поддерживается на низком уровне, что позволяет произвести объединение через вентиль ИЛИ. Если выходы имеют три состояния, то расширение производится еще проще: для этого достаточно непосредственно объединить выходы.
Демультиплексоры и дешифраторы. Входной сигнал принимается демультиплексором. Принятый сигнал направляется им на один из нескольких выходов в соответствии с двоичным кодом, действующим на адресных входах. Остальные выходы в этом случае находятся либо в неактивном состоянии, либо в состоянии разомкнутой цепи. Аналогично работает и дешифратор. Единственное отличие состоит в том, что на входы подается только адрес, возбуждающий один из n возможных выходов. На рисунке ниже показан такой пример:
Дешифратор ‘138 — «1 из 8» (даташит) имеет низкий уровень на выходе. Этот уровень соответствует входному 3-разрядному коду (адресу). На остальных выходах при этом — высокий уровень. Этот дешифратор имеет три входа разрешение, все из которых должны быть активны (два — низкого и один — высокого уровня). Иначе на всех выходах будет высокий уровень. Основное применение дешифратора — заставить происходить различные события. Эти события зависят от состояния «счетчика», который ими управляет.
Дешифраторы обычно используются при сопряжении с микропроцессором, когда необходимо выполнить различные действия в зависимости от адреса.
Другим применением общего использования дешифратора является организация (разрешение) последовательности действий, согласно достигнутого адреса, заданного выходом двоичного счетчика. На рисунке ниже показано, как использовать два дешифратора “1 из 8” типа ‘138 для получения дешифратора «1 из 16».
Как видно из рисунка, внешние элементы не требуются. В самой схеме ‘138 имеются входы разрешения обеих полярностей (низкого и высокого уровней).
В КМОП-логике мультиплексоры, которые используют передающие вентили, также являются демультиплексорами. Все, потому что передающие вентили являются двунаправленными. Когда они используются таким образом, важно сознавать, что выходы, которые не выбраны, отключены. Нагрузочный резистор, или эквивалентный ему, должен быть использованы для обеспечения правильного функционирования логики с такими выходами. Те же требования, что и с ТТЛ-вентилями с открытым коллектором.
Существует другой тип дешифраторов, который обычно входит в состав всех логических семейств. Примером такого дешифратора служит преобразователь двоично-десятичного кода в семисегментный. Такая схема в соответствии с двоично-десятичным кодом на входе, формирует сигналы на всех выходных линиях. Выходные линии связанны с входами семисегментного цифрового индикатора для воспроизведения десятичного символа. Устройство такого типа фактически является преобразователем кодов, но в обычной практике используется название дешифратор.
Сумматоры и другие арифметические устройства. На рисунке изображен 4-разрядный полный сумматор.
Он прибавляет 4-разрядное двоичное число An к 4-разрядному числу Bn. На выходе вырабатывает 4-разрядную сумму S и разряд переноса Пвых. Для суммирования больших величин сумматоры можно наращивать. Для этой цели предусмотрен вход Пвх, на который поступает выходной сигнал переноса от предыдущего (младшего) сумматора. На рисунке ниже показано, как строится схема для суммирования двух 8-разрядных двоичных чисел.
Часто в качестве сумматоров используются арифметико-логические устройства (АЛУ). Эти устройства фактически предназначены для выполнения целого ряда различных функций. В частности, 4-разрядная АЛУ ‘181 (арифметически-логическое устройство — даташит) может выполнять сложение, вычитание, сдвиг двоичных разрядов, сравнение величин и некоторые другие функции. Время выполнения арифметических операций в сумматорах и АЛУ находится в пределах от наносекунд до десятков наносекунд. Все зависит от типа логического семейства.
Интегральные умножители выпускаются в конфигурациях 8х8 бит или 16х16 бит. Разновидностью умножителей, которые в основном используются для цифровой обработки сигналов, являются так называемые умножители-накопители. Их задача накапливать сумму произведений. Они также выполняются в размерах 32 х 32 с 64-битовым произведением плюс несколько дополнительных бит для сохранения суммы от переполнения. Умножители-накопители и умножители выпускаются с временем 25-50 нс. У ЭСЛ-умножителей время меньше — 5 нс (типично) для умножителей 16 х 16.
Другим арифметическим устройством, которое используется в цифровой обработке сигналов, является коррелятор. Он сравнивает соответствующие биты двух цепочек битов, вычисляя число совпавших битов. Типовой интегральный коррелятор сравнивает два 64-разрядных, которые могут сдвигаться во внутренних регистрах сдвига. Какой-либо набор бит может игнорироваться («маскироваться») в корреляции. Типовые времена составляют 30 нс. Т. е. лента бит может тактироваться с частотой 35 МГц, с разрешением 7 бит в корреляции для каждого такта. Вычисляется отклонение вместо суммы (с переносом) попарносвязанных произведений двух цепочек целых чисел. Типичные размеры — целые числа от 4 до 10 бит при длине от 3 до 8 слов. Имеются возможности расширения.
Наиболее сложными арифметическими кристаллами являются процессоры с плавающей запятой. Они осуществляют сравнение, суммирование, умножение, вычисление тригонометрических функций, экспонент и корней. Обычно такие процессоры используются совместно с определенными микропроцессорами. Работают они в стандарте, известном как IEED754, который определяет размеры слов (до 80 бит), формат и т. д.
Компараторы. На рисунке показан 4-разрядный компаратор чисел. Он определяет относительные значения чисел Л и В и вырабатывает на выходе сигналы результатов сравнения: А < В, А = В и А > В.
Схема формирования и контроля бита паритета. Это устройство предназначено для выработки паритетного бита. Этот бит добавляется к информационному «слову» при передаче (или записи) данных, а также для проверки правильности паритета при восстановлении этих данных. Паритет может быть четным или нечетным. При нечетном паритете для каждого символа общее число битов (разрядов), содержащих 1, нечетно.
Программируемые логические устройства. Каждый может строить собственные комбинационные (и даже последовательные) логические схемы на кристалле. Для этого можно использовать интегральные схемы, которые содержат массив вентилей с программируемыми перемычками. Существуют несколько вариантов таких устройств, из которых наиболее популярными являются ПМЛ (программируемая матричная логика-PAL) и ПЛМ (программируемая логическая матрица-PLA). ПМЛ, в частности, крайне недорогие и гибкие устройствами.
Некоторые другие незнакомые функции. Существует много других комбинационных схем средней степени интеграции, представляющих несомненный интерес. Например, в семействе КМОП есть схема — «мажоритарная логика», которая говорит, что возбуждена большая часть входов. Имеется также двоично-десятичное устройство дополнения до 9, назначение которого не требует пояснений. Существует схема «барабан — сдвигатель», которая сдвигает входное число на задаваемое количество разрядов и может наращиваться до любой длины.
Произвольные таблицы истинности
К счастью, большинство из проектов цифровых схем не состоит из набора бесконечных устройств на вентилях для реализации сложных логических функций. Однако временами, когда нужно связать несколько сложных таблиц истинности, число вентилей может стать слишком большим. Возникает вопрос, нельзя ли найти какой-то другой путь. Таких путей существует несколько.
Мультиплексоры в качестве реализаций обобщенных таблиц истинности. Нетрудно видеть, что n-входовый мультиплексор может быть использован для генерации любой таблицы истинности на п входов. При этом нет необходимости применения каких-либо внешних компонентов. Просто на их входы нужно подать соответствующие высокие и низкие уровни. Схема ниже говорит, является ли входное 3-разрядное двоичное число простым.
Не столь очевидно, что мультиплексор на п входов с помощью только одного инвертора может быть использован для генерации таблицы истинности на 2п входов. Например, на рисунке ниже показана схема, которая определяет, имеет или нет данный месяц года 31 день. Месяц (от 1 до 12) задается 4-битовым входом. (Даташит 4051)
Хитрость в том, чтобы заметить, что для данного состояния адресных битов, прикладываемых к мультиплексору, выход (как функция оставшегося входного бита) должен быть равен Н, L, А0 или А’0. Соответственно вход мультиплексора связывается с логическим высоким, логическим низким, А или А’0.
Данную таблицу истинности можно реализовать только с одним вентилем «исключающее или». Для этого нужно использовать для несуществующих месяцев знак X (любое значение)!
Дешифраторы как обобщенные таблицы истинности. Дешифраторы также позволяют упростить комбинационную логику. Особенно это характерно для тех случаев, когда нужно получить несколько одновременно действующих выходных сигналов. В качестве примера попробуем составить схему преобразования двоично-десятичного кода в код с избытком 3 (код устарел). Таблица истинности для такого преобразования имеет вид:
Здесь используется 4-разрядный (в двоично-десятичном коде) вход как адрес для дешифратора. Выходы дешифратора (в отрицательной логике) служат в качестве входов для нескольких вентилей ИЛИ, формирующих выходные биты, как показано на рисунке:
Заметим, что в этой схеме выходные биты не являются взаимно исключающими. Аналогичную схему можно использовать в качестве устройства для задания рабочих циклов в стиральной машине. При каждом состоянии входа выполняются различные функции — подача воды, заполнение, вращение барабана и т. д. Индивидуальные выходы дешифратора носят название «минтермы» и соответствуют позициям на карте Карно.
ПЗУ и программируемая логика
Эти ИС позволяют вам программировать их внутренние связи. В этом смысле они фактически являются устройствами с памятью. Однако после программирования они становятся строго комбинационными.
ПЗУ (постоянное запоминающее устройство) содержит битовый образ для каждого конкретного адреса, приложенного к входу. Например, 1 К х 8 ПЗУ выдает восемь выходных бит на каждое из 1024 входных состояний, определяемых 10-разрядным входным адресом:
Любая комбинационная таблица истинности может быть запрограммирована в ПЗУ, обеспечивающем достаточное число входных линий (адреса). Например, ПЗУ 1 К х 8 можно использовать для реализации умножителя 4 х 4. В этом случае ограничение на «ширину» (8 разрядов), не действует (так как имеется 10 разрядов).
ПЗУ (а также программируемые логические устройства) являются энергонезависимым устройством, т. е. хранимая информация остается даже тогда, когда питание пропадает.
ПЗУ подразделяются на несколько типов, в зависимости от их метода программирования:
а) «Масочнопрограммируемые ПЗУ» имеют свое битовое содержание, созданное во время изготовления.
б) «Программируемые ПЗУ» (ППЗУ) программируются пользователем. ПЗУ имеют тонкие перемычки, которые могут пережигаться (подобно предохранителям) посредством подачи адреса и управляющих сигналов. Они обладают высоким быстродействием (25- 50 нс), относительно большим потреблением (биполярные 0,5-1 Вт), размерами от малых до средних (от 32 х 8 до 8 К х х 8).
в) «Стираемые программируемые ПЗУ» (СППЗУ) хранят свои биты как заряды на плавающих МОП-вентилях. Информация в них может стираться посредством облучения их интенсивным ультрафиолетовым светом в течение нескольких минут (они имеют прозрачное кварцевое стекло). Выполняются по n-МОП и КМОП-технологии. Значительно медленнее (200 нс) при низком потреблении (частично в режиме хранения), имеют достаточно большой размер (8 К х 8 и 128 К х 8). Некоторые КМОП СППЗУ достигают быстродействия биполярных ПЗУ (35 нс). Известен вариант — «однократно-программируемый» (ОКП). Он содержит идентичный кристалл, но не имеет кварцевого окна для экономии и простоты.
г) «Электрические стираемые программируемые ПЗУ» (ЭСППЗУ). Подобны СППЗ, но могут программироваться и стираться электрически прямо в схеме. Для этого используются стандартные напряжения питания ( + 5 В).
ПЗУ находят широкое использование в компьютерах и микропроцессорах, где они используются для сохранения законченных программ и таблиц данных. Необходимо помнить о небольших ПЗУ, как о замене сложных вентильных матриц.
Программируемая логика. ПМЛ (программируемая матричная логика PAL) и ПЛМ (программируемые логические матрицы) являются двумя основными видами программируемой логики. Они являются ИС со многими вентилями. Связи между вентилями могут программироваться (подобно ПЗУ) для формирования желательных логических функций. Выполняются как в биполярном, так и в КМОП-вариантах. Первые используют прожигаемые перемычки (однократнопрограммируемые), вторые — плавающие вентильные КМОП схемы (ультрафиолетового или электрического стирания). Невозможно запрограммировать любые связи. Здесь мы будем ограничены встроенной структурой. Рисунок ниже показывает основные схемы комбинационных (не регистровых) ПЛМ и ПМЛ.
Для простоты на этом рисунке вентили И или ИЛИ нарисованы с одним входом. В действительности они являются многовходовыми вентилями с входом для каждого перекрестия.
Каждый выход (с 3 состояниями) комбинационной ПМЛ выводится от вентиля ИЛИ, а каждый вход подсоединяется к вентилю И с дюжинами входов.
ПЛМ подобна ПМЛ, но обладает большей гибкостью. Выходы вентилей И могут связываться со входами вентилей ИЛИ в любой комбинации (т. е. программироваться). Это предпочтительней, чем жесткое присоединение, как в ПМЛ.
Заметим, что ПМЛ и ПЛМ, описанные выше, являются комбинационными устройствами (т. е. выполнены только на вентилях, без памяти).
Для использования ПМЛ и ПЛМ должен быть программатор, как часть аппаратного обеспечения. Программатор знает, как прожигать перемычки (или другие типы программируемых средств) и проверять окончательный результат. Все программаторы имеют связь через последовательный порт с компьютером, на котором вы работаете с программным обеспечением программатора. Некоторые из современных программаторов включают одноплатный компьютер, который работает с собственным программным обеспечением.
Простейшее программное обеспечение просто позволяет выбрать перемычки для прожигания. Рисунок ниже показывает простой пример для функции «ИСКЛЮЧАЮЩЕЕ ИЛИ» на два входа на одном из выходов ПМЛ.
Хорошие программаторы позволяют вам задавать буквы выражения (если они вам известны) или таблицы истинности. Программное обеспечение затем делает остальное, включая минимизацию, моделирование и программирование.
Хотя ПЛМ более гибкие, фаворитом в современном проектировании являются ПМЛ. Это из-за того, что они быстрее (так как сигнал проходит только через один массив перемычек), дешевле и обычно удовлетворяют задаче. Более новые ПМЛ, использующие «макроячейки» и «складную архитектуру». Они дают некоторую дополнительную гибкость в проектировании на ПМЛ с фиксированными «ИЛИ-вентилями». Таким образом, ПМЛ представляют собой гибкую и компактную альтернативу интегральных схем с фиксированными функциями и не должны выпадать из виду у серьезного проектировщика схем.
Смотрите также:
-
Построение комбинационных схем на логических элементах. Технологии минимизации комбинационных схем. Использование диаграмм Вейча для минимизации фал.
Схемы,
выходное состояние которых однозначно
определяется только комбинацией входных
сигналов, называют комбинационными.
Закон функционирования КС определяется
системой переключательных (логических)
функций:
Синтез
(построение) комбинационной схемы
состоит в построении схемы на основе
заданного закона ее функционирования
в виде системы переключательных функций
(ПФ) или таблиц истинности. При синтезе
комбинационной схемы чаще всего
необходимо построить схему с использованием
минимального числа элементов в заданном
элементном базисе, например, на элементах
И-НЕ.
Комбинационные
схемы строятся из элементарных логических
элементов И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ и других.
Соединяют эти элементы так, как это
следует из логической формулы, т.е. вход
одного элемента, в котором часть
аргументов обработана как указано в
формуле, подключается ко входу другого,
где выполняется дальнейшая обработка
логической функции. В схеме не должно
быть обратных связей, т.е. соединения
выходов последующих схем со входами
предыдущих. 
Пример:
Пусть дана логическая функция
Комбинационная
схема представлена на рисунке.
Этапы
синтеза:
-
Задание
логической функции словесно, с помощью
таблиц истинности или булевых выражений. -
Минимизация
логической функции с помощью
алгебраического или графического
метода (диаграммы Вейча, карты Карно). -
Запись
булевого выражения минимизированной
переключательной функции. -
Преобразование
булевого выражения минимизированной
ПФ для реализации её в заданном базисе
И-НЕ или ИЛИ-НЕ. -
Составление
функциональной схемы, т.е. изображение
нужных логических элементов и связей
между ними.
Технологии
минимизации.
Минимизацией
называют процедуру упрощения аналитического
выражения, представляющего переключательную
(логическую) функцию, направленную на
то, чтобы булево выражение ПФ содержало
минимальное количество членов с
минимальным числом переменных. Способы
минимизации:
алгебраический; с помощью диаграмм
Вейча (карт Карно).
Алгебраический
способ минимизации ПФ — используя
тождества и теоремы булевой алгебры.
Пример
1.
Исходное булево выражение:
Применяя
теорему склеивания
,
получим булево выражение
,
которое равносильно (эквивалентно)
исходному, но значительно проще его.
Диаграммы
Вейча
построены так, что их соседние клетки
содержат члены исходной ПФ, отличающиеся
значением одной переменной: один член
содержит эту переменную в прямой форме,
а другой – в инверсной. Благодаря этому
возникает наглядное представление о
различных вариантах склеивания смежных
членов.
Исходным
продуктом для применения диаграмм Вейча
является представление ПФ таблицей
истинности, в которой возможные наборы
переменных упорядочены по возрастанию
или по убыванию их десятичных эквивалентов.
Вид
диаграмм Вейча зависит от числа переменных
минимизируемой ПФ — n
и от того, как упорядочены наборы
переменных в таблице. Если наборы
упорядочены по возрастанию их десятичных
эквивалентов, то диаграммы Вейча для
n=2,3,4
имеют вид, приведенный на рисунке.
Число
клеток диаграммы равно количеству
наборов переменных: Nкл=Nнаб=2n.
Каждая
клетка соответствует определенному
набору переменных и имеет номер,
одинаковый с номером набора.
Строки
и столбцы диаграммы, помеченные чертой,
определяют наборы, в которых переменные
принимают единичные значения (входят
в прямой форме). Строки и столбцы, не
помеченные чертой, соответствуют
наборам, в которых те же переменные
принимают нулевые значения (входят в
инверсной форме). В клетки записываются
значения ПФ на соответствующем наборе
(нулевое или единичное). Если на каком-то
наборе функция не определена, то в клетке
диаграммы ставится прочерк (или x).
ПФ
считается неопределенной, если:
1)
данный набор переменных в реальном
логическом устройстве невозможен;
2)
значение функции на данном наборе
безразлично.
После
заполнения диаграммы можно приступить
непосредственно к минимизации, которую
производят по единицам или нулям. В
первом случае результатом минимизации
будет булево выражение в ДНФ, а во втором
– в КНФ.
Краткий
алгоритм:
-
Функция,
выраженная в СДНФ (СКНФ), записывается
в диаграмму Вейча путём проставления
единиц (нулей) в соответствующие
координаты. -
Производится
объединение единиц (нулей), стоящих
рядом, в так называемые m-кубы.
Можно объединять единицы (нули), которые
образуют правильный прямоугольник,
содержащий 2, 4, 8, 16 единиц (нулей).
Замечание.
Необходимо объединять максимально
возможное количество смежных клеток,
содержащих единицы (нули).
Замечание.
Одна и та же единица (нуль) может
охватываться несколько раз разными
кубами.
Замечание.
Верхняя и нижняя строки – смежные (можно
объединить). Левый и правый столбцы –
смежные. Угловые клетки – тоже смежные
(диаграмму можно мысленно свернуть в
тор).
Замечание.
Перед выполнением минимизации в клетки,
содержащие прочерки (где ПФ не определена),
можно записать дополнительные единицы
(нули), что способствует получению более
простого конечного булевого выражения.
При этом следует помнить, что хотя бы
один раз необходимо объединить лишь
основные единицы (нули). Дополнительные
единицы (нули) могут увеличивать суммарное
число единиц (нулей), входящих в куб, то
есть уменьшать число переменных в
результирующих конъюнкциях (дизъюнкциях).
-
Выписываются
координаты получившихся m-кубов.
Объединённая
дизъюнкция (конъюнкция) конъюнктивных
(дизъюнктивных) координат всех m-кубов
и есть минимальная форма.
Целью
минимизации
является получение минимальной ДНФ или
КНФ, содержащей минимум членов с
минимальным количеством входящих в них
переменных.
Преобразование
из базисов СДНФ и СКНФ в базис «Штрих
Шеффера» и «Стрелка Пирса» (проверить,
работает ли это как для Шеффера, так и
для Пирса, сам алгоритм расписан вроде
как только для Шеффера):
-
Проставляются
скобки; -
Все
знаки конъюнкции и дизъюнкции заменяются
на Штрих Шеффера.
Исключение:
если вся функция состоит из одной
импликанты, то она берётся с отрицанием.
Исключение:
В состав функции входит импликанта из
одной буквы – эта импликанта берётся
с отрицанием.
Соседние файлы в папке Ответы на экзамен (ВФ)
- #
- #